인공지능 시스템반도체 융합 연구센터
- 연구책임자
-
김형원 교수
- 총 연구기간
- 2022-06-01 ~ 2029-02-28
- 총 연구비
- 9,200,000천원
- 센터주소
-
충청북도 청주시 서원구 충대로 1 (개신동, 충북대학교) 충북대학교 E9동 304호 - 연구기관명
- 충북대학교
|
센터 소개 |
|
본 연구센터는 인공지능 시스템반도체 및 핵심요소 기술을 개발, 고확장성 메모리 통합 타일형 AI 시스템반도체 개발 등을 목표로 연구를 수행하고 있음. 이를 통해 충청권역 시스템 반도체 산업의 미래 성장 동력의 기반을 마련하고자 함. |
|
연구 목표 |
|
AI SoC 크기/전력소모 최소화 및 성능 최적화 기술 개발 타일 확장용 interface 및 NoC (Network on Chip) 구조 개발 디지털 타일 및 메모리 타일간 라우팅 및 저전력 멀티칩 인터페이스 개발 스마트팩토리 및 스마트모빌리티 AI 응용시스템 개발 및 멀티칩 기반 AI SoC 성능 검증 참여기업 협업 기반 스마트팩토리/스마트모빌리티 상용화 추진 및 충북지역 AI SoC 분야 연구인력 양성 |
|
연구 내용 |
|
<1단계> • 1그룹 » 타일구조의 AI SoC 아키텍처 연구 및 뉴럴넷 진화에 따라 확장 가능한 타일 IP 구조 개발 » 재구성 가능한 AI 가속기의 Processing Element(PE) 및 적응적 양자화 가능 연산기 개발 • 2그룹 » AI SoC의 리소스 제약을 반영한 딥러닝 뉴럴넷 모델 압축 및 구조 탐색 방법 연구 개발 » 각 진화 단계의 타일 구조 및 갯수, 메모리 크기 결정을 위한 알고리즘 연구 • 3그룹 » 단일칩 타일구조 AI SoC의 칩검증 및 상용 수준 AI 응용 S/W 플랫폼 개발 » 진화형 AI SoC 기반 스마트팩토리 실내 위치인식 및 불량검출 응용기술의 아키텍처 연구 <2단계> • (1그룹) 고확장성 메모리 통합 타일형 AI 가속기 SoC 개발 및 멀티 타일 AI SoC 개발 » 멀티칩 SoC용 계층적 메모리 개발 및 eDRAM 또는 차세대 온칩 메모리통합 멀티칩 개발 » 수평형 멀티칩 타일구조 AI SoC칩 제작 및 TSV 기반 수직 적층형 멀티칩 개발 • (2그룹) 멀티칩 타일구조에 최적화된 진화가능 뉴럴넷 탐색 및 타일 배치 자동화 개발 » 멀티칩 타일구조 AI SoC용 상황 변화에 따른 진화형 대규모 뉴럴넷 구조 탐색 방법 개발 » 멀티모달 멀티 태스크를 멀티칩 AI SoC 환경에서 실시간 뉴럴넷 자동 탐색 및 최적의 타일 배치 자동화 플랫폼 개발 • (3그룹) AI SoC의 성능최적화 및 스마트 플랫폼 응용 상용화 » 비정형 환경에 강인한 스마트 모빌리티 AI 응용 개발 및 멀티칩 AI SoC에 적용 및 칩검증 » 스마트팩토리 및 모빌리티용 검증 환경 구축 및 멀티칩 AI SoC 기반 상용화시스템 개발
|
|
참여 연구원 |
|
• 총 39명 참여(교수급 11명, 박사급 7명, 박사과정 9명, 석사급 4명, 석사과정 5명, 기타 3명) |
|
연구성과 1 |
|
의사 레이블 기반 자기 지도 학습 방법 및 장치 진화 가능한 인공지능 가속기 시스템반도체의 구조 및 칩설계를 위한 연구의 단계로서 시스템반도체 내에서 학습을 수행할 수 있는 자기 지도 학습방법을 개발함. 기존 기술이 레이블된 학습데이터를 필요로 하는 반면, 본 기술은 실시간으로 수집되는 영상 데이터로 부터 Object Detector와 Object Tracker 를 이용하여 Pseudo Label을 생성하여 학습데이터를 사용함. 따라서 학습데이터 레이블링 작업이 필요없어서 무한대의 학습데이터를 자동으로 생성하는 자기 지도 학습 기법을 시스템반도체 내에 구현할 수 있게 하는 기술임. |
|
|
» (특허) 의사 레이블 기반 자기 지도 학습 방법 및 장치(국내 특허 10-2022-0153361) |
|||
|
연구성과 2 |
|
혼합신호 CNN 가속기의 아날로그 컨볼루션 커널을 위한 저전력 12비트 SAR ADC 개발 진화가능한 인공지능 가속기 시스템반도체를 구성하는 타일중 한가지인 Analog Convolutional Processor를 구현하기 위해 초저전력 초소형 Low Power ADC의 구조 및 회로설계 결과를 발표하였음. Analog Convolutional Processor의 결과인 Voltage 값을 Digital value로 변화하여 Output Feature data 메모리에 저장하는 단계가 필요하며 이 변환을 초소형 초저전력으로 구현하여 AI SoC 칩에 내장하는 것을 목표로 하는 연구임.
» (논문) Low power 12-bit SAR ADC for Analog Convolutional Kernel of Mixed-Signal CNN Accelerator, Computers, Materials, Continua, 2023 (IF=3.86) |
|
연구성과 3 |
|
누적 라이다 프레임을 이용한 효율적인 카메라-라이다 보정기술 개발 2가지 영상 센서를 동시에 수신하고 융합하여 deep learning 객체 검출 모델의 성능을 높이며, 이를 개발된 진화가능 AI SoC 칩에 탑재하여 성능검증을 수행함. 2가지 입력 센서인 Camera 센서와 Lidar센서를 융합하기 위해 필수적인 Calibration 단계를 효율적으로 처리하기 위해 Lidar frame들을 누적하여 Calibration 정확도를 크게 향상 시키는 연구 결과임.
|
|
|
» (논문) Efficient Camera-LiDAR Calibration Using Accumulated LiDAR Frames, IEEE Access, 2022 (IF=3.9) |
|||
인공지능 시스템 반도체 및 핵심요소 기술, 고확장성 메모리 통합 타일형 AI 시스템반도체를 개발하여 충청권역 핵심 산업인 시스템반도체 산업의 미래성장 동력을 제공하는 것을 목표로 한다.
